Contidos ocultar
1 Paquete de produtos FPGA Bluetooth da serie GOWIN GW1NRF e pinout
2 Acerca desta guía
3 Acabadoview
4 View de Distribución de Pins
5 Diagramas de paquetes
6 Documentos/Recursos
6.1 Referencias
7 Publicacións relacionadas

LOGOTIPO GOWIN

Paquete de produtos FPGA Bluetooth da serie GOWIN GW1NRF e pinout

GOWIN-GW1NRF-Series-Bluetooth-FPGA-Produtos-Paquete-e-Pinout-IMAXE-IMAXE-DESTACADA

Especificacións

  • Nome do produto: Serie GW1NRF de produtos Bluetooth FPGA
  • Guía de usuario de paquetes e pinouts: UG893-1.0.1E
  • Marca comercial: Guangdong Gowin Semiconductor Corporation
  • Marcas rexistradas: China, Oficina de Patentes e Marcas de Estados Unidos e outros países

Acerca desta guía

  1. Finalidade
    Este manual ofrece unha introdución á serie GW1NRF de produtos Bluetooth FPGA. Inclúe información sobre os pins, os números de pin, a distribución de pins e os diagramas do paquete.
  2. Documentos relacionados
    Esta guía debe usarse xunto cos seguintes documentos:
    • Termos e condicións de venda de GOWINSEMI

Acabadoview

  1. Serie GW1NRF de produtos Bluetooth FPGA
    A serie GW1NRF é unha gama de produtos FPGA Bluetooth desenvolvidos por Guangdong Gowin Semiconductor Corporation. Estes produtos combinan a flexibilidade da tecnoloxía FPGA coa conectividade Bluetooth, o que permite aos usuarios crear aplicacións personalizadas habilitadas para Bluetooth.

View de Distribución de Pins

  1. View da distribución de pinos GW1NRF-4B
    O paquete GW1NRF-4B ten unha distribución de pins específica. Consulte a Táboa 2-4 do Capítulo 2.5 para a definición de cada pin.
  2. View de distribución de pinos QN48
    O paquete QN48 ten unha distribución de pins específica. Consulte a Táboa 2-4 do Capítulo 2.5 para a definición de cada pin.
    1.  View de distribución de pinos QN48E
      O paquete QN48E ten unha distribución de pins específica. Consulte a Táboa 2-4 do Capítulo 2.5 para a definición de cada pin.

Diagramas de paquetes

  1. Esquema do paquete QN48 (6 mm x 6 mm)
    O paquete QN48 é un contorno cadrado que mide 6 mm x 6 mm. Contén os pinos necesarios para a serie GW1NRF de produtos Bluetooth FPGA.
  2. Esquema do paquete QN48E (6 mm x 6 mm)
    O paquete QN48E é un contorno cadrado que mide 6 mm x 6 mm. Contén os pinos necesarios para a serie GW1NRF de produtos Bluetooth FPGA.

FAQ

  1. Podo reproducir ou transmitir este documento sen o consentimento previo por escrito de GOWINSEMI?
    Non, non pode reproducir nin transmitir este documento de ningunha forma nin por ningún medio sen o consentimento previo por escrito de GOWINSEMI.
  2. É GOWINSEMI responsable dos danos derivados do uso dos seus materiais ou da propiedade intelectual?
    Non, GOWINSEMI non asume ningunha responsabilidade e non ofrece ningunha garantía por ningún dano ocasionado no seu hardware, software, datos ou propiedade resultante do uso dos seus materiais ou da súa propiedade intelectual.
  3. Pode GOWINSEMI facer cambios neste documento sen previo aviso?
    Si, GOWINSEMI pode facer cambios neste documento en calquera momento sen previo aviso.
  4. Onde podo atopar a documentación actual e as erratas?
    Calquera persoa que confíe nesta documentación debe poñerse en contacto con GOWINSEM para obter a documentación actual e as erratas.

Serie GW1NRF de paquetes de produtos Bluetooth FPGA e guía de usuario de pinout

  • UG893-1.0.1E, 12/15/2022
  • Copyright © 2022 Guangdong Gowin Semiconductor Corporation. Todos os dereitos reservados.
  • GOWIN é a marca rexistrada de Guangdong Gowin Semiconductor Corporation e está rexistrada en China, a Oficina de Patentes e Marcas de Estados Unidos e noutros países. Todas as demais palabras e logotipos identificados como marcas comerciais ou marcas de servizo son propiedade dos seus respectivos titulares. Ningunha parte deste documento pode ser reproducida ou transmitida de calquera forma ou por ningún medio, electrónico, mecánico, fotocopiado, gravación ou doutro xeito, sen o consentimento previo por escrito de GOWINSEMI.

Exención de responsabilidade
GOWINSEMI non asume ningunha responsabilidade e non ofrece ningunha garantía (xa sexa expresa ou implícita) e non se fai responsable de ningún dano ocasionado no seu hardware, software, datos ou propiedade que resulte do uso dos materiais ou da propiedade intelectual, excepto como se indica nos Termos e condicións de GOWINSEMI. de Venda. GOWINSEMI pode facer cambios neste documento en calquera momento sen previo aviso. Calquera persoa que confíe nesta documentación debe poñerse en contacto con GOWINSEMI para obter a documentación e as erratas actuais.

Historial de revisións 

Data Versión Descrición
11/12/2019 1.0E Versión inicial publicada.
12/15/2022 1.0.1E
  1. Diagramas de paquetes actualizados.
  2. A nota de Táboa 2-4 "Definición dos pinos da serie GW1NRF de produtos Bluetooth FPGA” no capítulo 2.5 "Definicións de Pin" engadido.

Acerca desta guía

Finalidade
Este manual contén unha introdución á serie GW1NRF de produtos FPGA Bluetooth xunto cunha definición dos pinos, unha lista de números de pinos, a distribución dos pinos e os diagramas do paquete.

Documentos relacionados
As guías de usuario máis recentes están dispoñibles no GOWINSEMI Websitio. Podes atopar os documentos relacionados en www.gowinsemi.com :

  1. Folla de datos da serie DS891, GW1NRF de produtos Bluetooth FPGA
  2. UG290, Guía de usuario de programación e configuración de produtos Gowin FPGA
  3. Paquete e pinout da serie UG893, GW1NRF de produtos FPGA Bluetooth
  4. UG892, GW1NRF-4B Pinout

Terminoloxía e abreviaturas
A terminoloxía e as abreviaturas utilizadas neste manual móstranse na Táboa 1-1 a continuación.

Táboa 1-1 Abreviatura e Terminoloxía

Terminoloxía e abreviaturas Nome completo
FPGA Matriz de portas programables en campo
SIP Sistema no paquete
GPIO IO programable Gowin
QN48 QFN48
QN48E QFN48E

Apoio e comentarios
Gowin Semiconductor ofrece aos clientes soporte técnico completo. Se tes algunha pregunta, comentario ou suxestión, póñase en contacto connosco directamente polas seguintes formas.

Acabadoview

A serie GW1NRF de produtos FPGA son os produtos de primeira xeración da familia LittleBee® e representan unha forma de FPGA SoC. A serie GW1NRF de produtos FPGA integra un procesador hardcore de 32 bits e admite a radio Bluetooth 5.0 Low Energy. Teñen abundantes unidades lóxicas, IO, recursos B-SRAM e DSP incorporados, módulo de xestión de enerxía e módulo de seguridade. A serie GW1NRF ofrece baixo consumo de enerxía, aceso instantáneo, baixo custo, non volátil, alta seguridade, varios paquetes e uso flexible.

 Paquete libre de PB
A serie GW1NRF de produtos Bluetooth FPGA está libre de PB de acordo coas directivas ambientais da UE ROHS. As substancias utilizadas na serie GW1NRF de produtos Bluetooth FPGA cumpren plenamente os estándares IPC-1752.

Paquete, máx. Información de E/S de usuario e LVDS Paris
Táboa 2-1 Paquete, máx. Información de E/S do usuario e LVDS Paris

Paquete Paso (mm) Tamaño (mm) GW1NRF-4B
QN48 0.4 6 x 6 25 (4)
QN48E 0.4 6 x 6 25 (4)

Nota

  • Neste manual utilízanse abreviaturas para referirse aos tipos de paquete. Ver 1.3Terminoloxía e abreviaturas.
  • Consulte a folla de datos de produtos da serie GW1NRF de Bluetooth FPGA para obter máis detalles.
  •  O JTAGSEL_N e JTAG os pinos non se poden usar como E/S simultaneamente. Os datos desta táboa son cando os catro JTAG os pinos (TCK, TDI, TDO e TMS) utilízanse como E/S;

Pin de alimentación
Táboa 2-2 Outros pinos da serie GW1NRF

VCC VCCO0 VCCO1 VCCO2
VCCO3 VCCX VSS

Cantidade de pins
Cantidade de pinos GW1NRF-4B

Táboa 2-3 Cantidade de pinos GW1NRF-4B

Tipo de pin GW1NRF-4B
QN48 QN48E
 E/S único extremo/par diferencial/LVDS[1] BANCO 0 9/4/0 9/4/0
BANCO 1 4/1/1 4/1/1
BANCO 2 8/4/3 8/4/3
BANCO 3 4/1/0 4/1/0
Máx. E/S de usuario[2] 25 25
Par diferencial 10 10
Saída LVDS verdadeira 4 4
VCC 2 2
VCCX 1 1
VCCO0/VCCO3[3] 1 1
VCCO1/VCCO2[3] 1 1
VSS 2 1
MODO 0 0 0
MODO 1 0 0
MODO 2 0 0
JTAGSEL_N 1 1
Tipo de pin GW1NRF-4B
QN48 QN48E
 E/S único extremo/par diferencial/LVDS[1] BANCO 0 9/4/0 9/4/0
BANCO 1 4/1/1 4/1/1
BANCO 2 8/4/3 8/4/3
BANCO 3 4/1/0 4/1/0
Máx. E/S de usuario[2] 25 25
Par diferencial 10 10
Saída LVDS verdadeira 4 4
VCC 2 2
VCCX 1 1
VCCO0/VCCO3[3] 1 1
VCCO1/VCCO2[3] 1 1
VSS 2 1
MODO 0 0 0
MODO 1 0 0
MODO 2 0 0
JTAGSEL_N 1 1

Nota! 

  • [1] O número de E/S de extremo único/diferencial/LVDS inclúe pinos CLK e pinos de descarga.
  • [2] JTAGSEL_N e JTAG os pinos non se poden usar como E/S simultaneamente. Os datos desta táboa son cando os catro JTAG os pinos (TCK, TDI, TDO e TMS) utilízanse como E/S; Cando o modo [2:0] = 001, JTAGSEL_N e os catro JTAG os pinos (TCK, TDI, TDO e TMS) poden usarse como GPIO simultaneamente, e o Max. E/S de usuario máis un.
  • [3] Multiplexación de pins.

Definicións de Pin
A localización dos pinos na serie GW1NRF de produtos Bluetooth FPGA varía segundo os diferentes paquetes.
A Táboa 2-4 ofrece unha información detalladaview de E/S de usuario, pinos multifunción, pinos dedicados e outros pinos.
Táboa 2-4 Definición dos pinos da serie GW1NRF de produtos Bluetooth FPGA

Nome do Pin E/S Descrición
Máx. E/S de usuario
 IO[Fin][Número de fila/columna][A/B]  E/S
  • [Fin] indica a localización do pin, incluíndo L (esquerda) R (dereita), B (abaixo) e T (arriba)
  • [Número de fila/columna] indica o número de fila/columna. Se [Fin] é T (arriba) ou B (inferior), o pin indica o número de columna da CFU correspondente. Se [Fin] é L (esquerda) ou R (dereita), o pin indica o número de fila da CFU correspondente.
  • [A/B] indica información do par de sinais diferenciais.
Pins multifunción
 IO[Fin][Número de fila/columna][A/B]/MMM /MMM representa unha ou máis das outras funcións ademais de ser E/S de usuario de propósito xeral. Estes pinos pódense usar como E/S de usuario cando non se usan as funcións.
RECONFIG_N Eu, pull-up débil interno Inicia un novo modo GowinCONFIG cando o pulso sexa baixo
 LISTO  E/S
  • O nivel alto indica que o dispositivo pode ser programado e configurado actualmente
  • O nivel baixo indica que o dispositivo non se pode programar nin configurar actualmente
 FEITO  E/S
  • O nivel alto indica un programa e unha configuración exitosos
  • O nivel baixo indica que a programación e a configuración están incompletas ou non
 FASTRD_N /D3  E/S
  • No modo MSPI, FASTRD_N úsase como porto de velocidade de acceso Flash. Baixo indica o modo de acceso Flash de alta velocidade; alto indica o modo de acceso a Flash normal.
  • Porto de datos D3 en modo CPU
MCLK/D4 E/S Saída de reloxo MCLK en modo MSPI Porto de datos D4 en modo CPU
MCS_N /D5 E/S Activa o sinal MCS_N no modo MSPI, o porto de datos activo-baixo D5 no modo CPU
 MI /D7  E/S MISO en modo MSPI: entrada de datos mestres/saída de datos esclavos

Porto de datos D7 en modo CPU
 MO /D6  E/S MISO en modo MSPI: saída de datos mestres/entrada de datos esclavos

Porto de datos D6 en modo CPU
SSPI_CS_N/D0 E/S Activar o sinal SSPI_CS_N no mod SSPI,
Nome do Pin E/S Descrición
activo-baixo, porto de datos de extracción débil interno D0 en modo CPU
 SO /D1  E/S
  • MISO en modo MSPI: entrada de datos mestres/saída de datos esclavos
  • Porto de datos D1 en modo CPU
 SI /D2  E/S
  • MISO en modo MSPI: saída de datos mestres/entrada de datos esclavos
  • Porto de datos D2 en modo CPU
TMS Eu, pull-up débil interno Entrada en modo serie en JTAG modo
 TCK  I Entrada de reloxo en serie en JTAG modo, que debe conectarse cunha resistencia despregable de 4.7 K na PCB
TDI Eu, pull-up débil interno Entrada de datos en serie en JTAG modo
TDO O Saída de datos en serie en JTAG modo
JTAGSEL_N Eu, pull-up débil interno Seleccione o sinal en JTAG modo, activo-baixo
SCLK I Entrada de reloxo en modo SSPI, SERIAL e CPU
DIN Eu, pull-up débil interno Datos de entrada en modo SERIAL
DOUT O Saída de datos en modo SERIAL
 CLKHOLD_N  Eu, pull-up débil interno Alto nivel, SCLK conectarase internamente en modo SSPI ou modo CPU

Baixo nivel, SCLK desconectarase do modo SSPI ou do modo CPU
WE_N I Seleccione entrada/saída de datos de D[7:0] no modo CPU
GCLKT_[x] I Pin de entrada de reloxo global, T (Verdadero), [x]: número de reloxo global.
GCLKC_[x] I Pin de entrada diferencial de GCLKT_[x], C(Comp), [x]: número de reloxo global [1]
LPLL_T_fb/RPLL_T_fb I Pins de entrada de retroalimentación PLL esquerda/dereita, T (Verdadero)
LPLL_C_fb/RPLL_C_fb I Pins de entrada de retroalimentación PLL esquerda/dereita, C (Comp)
LPLL_T_in/RPLL_T_in I Pin de entrada de reloxo PLL esquerda/dereita, T (Verdadero)
LPLL_C_in/RPLL_C_in I Pin de entrada de reloxo PLL esquerda/dereita, C (Comp)
MODO 2 Eu, pull-up débil interno Pin de selección de modos GowinCONFIG.
MODO 1 Eu, pull-up débil interno Pin de selección de modos GowinCONFIG.
MODO 0 Eu, pull-up débil interno Pin de selección de modos GowinCONFIG.
Outros pinos
NC NA Reservado.
VSS NA Pasadores de terra
VCC NA Pins da fonte de alimentación para a lóxica do núcleo interno.
VCCO # NA Pins da fonte de alimentación para o I/O voltage de I/O BANK#.
Nome do Pin E/S Descrición
VCCX NA Pins de alimentación para vol. auxiliartage.
Nota!
Cando a entrada ten un único extremo, o pin GCLKC_[x] non é un reloxo global.

6 BANCO DE E/S Introdución
Hai catro bancos de E/S na serie GW1NRF de produtos FPGA. A distribución de I/O BANK da serie GW1NRF de produtos FPGA Bluetooth é a que se mostra na Figura 2-1.
Figura 2-1 Distribución de bancos de E/S da serie GW1NRF de produtos FPGA BluetoothGOWIN-GW1NRF-Series-Bluetooth-FPGA-Produtos-Paquete-e-Pinout-IMAGE-14

  • Este manual ofrece unha sobreview da distribución view dos pinos da serie GW1NRF de produtos Bluetooth FPGA. Os catro bancos de E/S que forman a serie GW1NRF de
  • Os produtos Bluetooth FPGA están marcados con catro cores diferentes.

Utilízanse varios símbolos para a E/S do usuario, a alimentación e a terra. Os distintos símbolos e cores utilizados para os distintos pinos defínense do seguinte xeito:

    • GOWIN-GW1NRF-Series-Bluetooth-FPGA-Produtos-Paquete-e-Pinout-IMAGE-1      ” denota a E/S en BANK0. A cor de recheo cambia co BANCO;
    • GOWIN-GW1NRF-Series-Bluetooth-FPGA-Produtos-Paquete-e-Pinout-IMAGE-2  indica a E/S en BANK1. A cor de recheo cambia co BANCO;
    •   GOWIN-GW1NRF-Series-Bluetooth-FPGA-Produtos-Paquete-e-Pinout-IMAGE-3 ” denota a E/S en BANK2. A cor de recheo cambia co BANCO;
    •  " GOWIN-GW1NRF-Series-Bluetooth-FPGA-Produtos-Paquete-e-Pinout-IMAGE-4 ” denota a E/S en BANK3. A cor de recheo cambia co BANCO;
    •  "  GOWIN-GW1NRF-Series-Bluetooth-FPGA-Produtos-Paquete-e-Pinout-IMAGE-5 ” denota VCC, VCCX e VCCO. A cor do recheo non cambia;
    •  " GOWIN-GW1NRF-Series-Bluetooth-FPGA-Produtos-Paquete-e-Pinout-IMAGE-6 ” denota VSS, a cor de recheo non cambia;
    •  " GOWIN-GW1NRF-Series-Bluetooth-FPGA-Produtos-Paquete-e-Pinout-IMAGE-7 ” denota NC;
  •  " GOWIN-GW1NRF-Series-Bluetooth-FPGA-Produtos-Paquete-e-Pinout-IMAGE-7 ” denota BLE, a cor de recheo non cambia

View de Distribución de Pins

View da distribución de pinos GW1NRF-4B

View de distribución de pinos QN48
Figura 3-1 View de distribución de pinos GW1NRF-4B QN48 (arriba View)

GOWIN-GW1NRF-Series-Bluetooth-FPGA-Produtos-Paquete-e-Pinout-IMAGE-9
Táboa 3-1 Outros pinos en GW1NRF-4B QN48

VCC 11,37
VCCX 36
VCCO0/VCCO3 1
VCCO1/VCCO2 25
VSS 26,2

View de distribución de pinos QN48E
Figura 3-2 View de distribución de pinos GW1NRF-4B QN48E (arriba View)GOWIN-GW1NRF-Series-Bluetooth-FPGA-Produtos-Paquete-e-Pinout-IMAGE-10
Táboa 3-2 Outros pinos en GW1NRF-4B QN48E

VCC 11,37
VCCX 36
VCCO0/VCCO3 1
VCCO1/VCCO2 25
VSS 26

Diagramas de paquetes

Esquema do paquete QN48 (6 mm x 6 mm)
Figura 4-1 Esquema do paquete QN48 GOWIN-GW1NRF-Series-Bluetooth-FPGA-Produtos-Paquete-e-Pinout-IMAGE-11

Esquema do paquete QN48E (6 mm x 6 mm)
Figura 4-2 Esquema do paquete QN48E GOWIN-GW1NRF-Series-Bluetooth-FPGA-Produtos-Paquete-e-Pinout-IMAGE-12

SÍMBOLO MILÍMETRO
MIN NOM MAX
A 0.75 0 8.5 0.85
A1 0.02 0.05
b 0.15 0.20 0.25
c 0.18 0.20 0.23
D 5.90 6.00 6.10
D 2 4.10 4.20 4.30
e 0.40 BSC
Ne 4.40 BSC
N d 4.40 BSC
E 5.90 6.00 6.10
E 2 4.10 4.20 4.30
L 0.35 0.40 0.45
h 0.30 0.35 0.40

Documentos/Recursos

Paquete de produtos FPGA Bluetooth da serie GOWIN GW1NRF e pinout [pdfGuía do usuario
Paquete e pinout de produtos FPGA da serie GW1NRF, serie GW1NRF, paquete e pinout de produtos FPGA Bluetooth, paquete e pinout de produtos FPGA, paquete e pinout de produtos, paquete e pinout, pinout

Referencias

Publicacións relacionadas

Deixa un comentario

O teu enderezo de correo electrónico non será publicado. Os campos obrigatorios están marcados *