Procesador Nios V Intel FPGA IP Software
Notas de lanzamento do procesador Nios® V Intel® FPGA IP
O número de versión Intel® FPGA IP (XYZ) pode cambiar con cada versión de software Intel Quartus® Prime. Un cambio en:
- X indica unha revisión importante da IP. Se actualiza o software Intel Quartus Prime, debe rexenerar a IP.
- Y indica que a IP inclúe novas funcións. Rexenera a túa IP para incluír estas novas funcións.
- Z indica que a IP inclúe cambios menores. Rexenera a túa IP para incluír estes cambios.
Información relacionada
- Manual de referencia do procesador Nios V
Ofrece información sobre os puntos de referencia de rendemento do procesador Nios V, a arquitectura do procesador, o modelo de programación e a implementación básica (Guía de usuario de Intel Quartus Prime Pro Edition).
- Notas de lanzamento de Nios II e IP incorporada
- Manual de deseño de procesadores incorporados Nios V
Describe como utilizar as ferramentas de forma máis eficaz, recomenda estilos de deseño e prácticas para desenvolver, depurar e optimizar sistemas integrados mediante o procesador Nios® V e as ferramentas proporcionadas por Intel (Guía de usuario de Intel Quartus Prime Pro Edition). - Manual para programadores de software do procesador Nios® V
Describe o ambiente de desenvolvemento de software do procesador Nios® V, as ferramentas dispoñibles e o proceso para crear software para executarse no procesador Nios® V (Guía de usuario de Intel Quartus Prime Pro Edition).
Notas de lanzamento do procesador Nios® V/m Intel FPGA IP (Intel Quartus Prime Pro Edition)
Procesador Nios® V/m Intel FPGA IP v22.3.0
Táboa 1. v22.3.0 2022.09.26
| Versión Intel Quartus Prime | Descrición | Impacto |
| 22.3 | • Lóxica de captación previa mellorada. Actualizáronse os seguintes números de rendemento e referencia:
- FMAX - Área - Dhrystone - CoreMark • Eliminar os parámetros exceptionOffset e exceptionAgent de _hw.tcl. Nota: Só afectou á xeración BSP. Sen impacto en RTL ou circuíto. • Restablecemento de depuración modificado: — Engadiuse o porto ndm_reset_in — Cambiou o nome de dbg_reset a dbg_reset_out. |
– |
Procesador Nios® V/m Intel FPGA IP v21.3.0
Táboa 2.v21.3.0 2022.06.21
| Versión Intel Quartus Prime | Descrición | Impacto |
| 22.2 | • Engadiuse unha interface de solicitude de reinicio
• Elimináronse os sinais non utilizados que provocaban unha interface de peche • Solucionouse o problema de restablecemento da depuración: — Actualizouse o enrutamento de ndmreset para evitar que se restableza o módulo de depuración. |
– |
Procesador Nios® V/m Intel FPGA IP v21.2.0
Táboa 3. v21.2.0 2022.04.04
| Versión Intel Quartus Prime | Descrición | Impacto |
| 22.1 | • Engadido novo deseño examparchivos no editor de parámetros básicos do procesador Nios® V/m Intel FPGA IP:
— uC/TCP-IP IPerf Exampo Deseño — Servidor de socket simple uC/TCP-IP Exampo Deseño |
– |
| • Corrección de erros:
— Solucionáronse problemas que provocaban accesos pouco fiables aos CSR de MARCHID, MIMPID e MVENDORID. — Activouse a capacidade de restablecemento do módulo de depuración para permitir que o núcleo se restableza mediante un depurador. — Compatibilidade activada para o disparador. O núcleo do procesador Nios V admite 1 disparador. — Solucionáronse avisos de síntese e problemas de pelusa. — Resolveuse un problema da ROM de depuración que causaba unha corrupción no vector de retorno. — Solucionouse un problema que impedía o acceso a GPR 31 desde o módulo de depuración. |
– |
Procesador Nios V/m Intel FPGA IP v21.1.1
Táboa 4. v21.1.1 2021.12.13
| Versión Intel Quartus Prime | Descrición | Impacto |
| 21.4 | • Corrección de erros:
— Rexistros de activadores accesibles pero os disparadores non eran compatibles solucionouse o problema. |
Excepción de instrución ilegal solicitada ao acceder aos rexistros de activación. |
| • Engadido novo Deseño Example no editor de parámetros básicos do procesador Nios V/m Intel FPGA IP.
- GSFI Bootloader Exampo Deseño - Cargador de arranque SDM Exampo Deseño |
– |
Procesador Nios V/m Intel FPGA IP v21.1.0
Táboa 5.v21.1.0 2021.10.04
| Versión Intel Quartus Prime | Descrición | Impacto |
| 21.3 | Lanzamento inicial | – |
Notas de lanzamento do procesador Nios V/m Intel FPGA IP (Intel Quartus Prime Standard Edition).
Procesador Nios V/m Intel FPGA IP v1.0.0
Táboa 6. v1.0.0 2022.10.31
| Versión Intel Quartus Prime | Descrición | Impacto |
| 22.1º | Lanzamento inicial. | – |
Arquivos
Intel Quartus Prime Pro Edition
Arquivos do manual de referencia do procesador Nios V
Para consultar as versións máis recentes e anteriores desta guía do usuario, consulte o Manual de referencia do procesador Nios® V. Se non aparece unha IP ou unha versión de software, aplícase a guía de usuario para a IP ou versión de software anterior.
As versións IP son as mesmas que as versións do software Intel Quartus Prime Design Suite ata a v19.1. Desde a versión 19.2 ou posterior do software Intel Quartus Prime Design Suite, os núcleos IP teñen un novo esquema de versión IP.
Arquivos do manual de deseño do procesador incorporado Nios V
Para consultar as versións máis recentes e anteriores desta guía do usuario, consulte o Manual de deseño do procesador incorporado Nios® V. Se non aparece unha IP ou unha versión de software, aplicarase a guía de usuario para a IP ou a versión de software anterior.
As versións IP son as mesmas que as versións do software Intel Quartus Prime Design Suite ata a v19.1. Desde a versión 19.2 ou posterior do software Intel Quartus Prime Design Suite, os núcleos IP teñen un novo esquema de versión IP.
Arquivos do manual do programador de software do procesador Nios V
Para consultar as versións máis recentes e anteriores desta guía do usuario, consulte o Manual para programadores de software do procesador Nios® V. Se non aparece unha IP ou unha versión de software, aplícase a guía de usuario para a IP ou versión de software anterior.
As versións IP son as mesmas que as versións do software Intel Quartus Prime Design Suite ata a v19.1. Desde a versión 19.2 ou posterior do software Intel Quartus Prime Design Suite, os núcleos IP teñen un novo esquema de versión IP.
Edición estándar Intel Quartus Prime
Consulte as seguintes guías de usuario para obter información sobre o procesador Nios V para Intel Quartus Prime Standard Edition.
Información relacionada
- Manual de deseño do procesador incorporado Nios® V Describe como utilizar as ferramentas de forma máis eficaz, recomenda estilos de deseño e prácticas para desenvolver, depurar e optimizar sistemas integrados mediante o procesador Nios® V e as ferramentas proporcionadas por Intel (Guía de usuario de Intel Quartus Prime Standard Edition). ).
Manual de referencia do procesador Nios® V
- Ofrece información sobre os puntos de referencia de rendemento do procesador Nios V, a arquitectura do procesador, o modelo de programación e a implementación básica (Guía de usuario de Intel Quartus Prime Standard Edition).
Manual para programadores de software do procesador Nios® V
- Describe o ambiente de desenvolvemento de software do procesador Nios® V, as ferramentas dispoñibles e o proceso para crear software para executarse no procesador Nios® V (Guía de usuario de Intel Quartus Prime Standard Edition).
Notas de lanzamento do procesador Nios® V Intel® FPGA IP 8
Documentos/Recursos
 |
Procesador Intel Nios V Software Intel FPGA IP [pdfGuía do usuario Nios V Procesador Intel FPGA IP Software, Procesador Intel FPGA IP Software, FPGA IP Software, IP Software, Software |
 |
Intel Nios V Procesador Intel FPGA IP [pdfGuía do usuario Procesador Nios V Intel FPGA IP, Procesador Intel FPGA IP, Intel FPGA IP, FPGA IP, IP |
